Недавно новая работа участников той же группы была номинирована на награду за лучший доклад на Международном симпозиуме по архитектуре высокопроизводительных компьютеров IEEE. В докладе описывается доработанный вариант предыдущей системы: он управляет распределением не только данных, но и вычислений. При симуляции 64-ядерного процессора система увеличивала его быстродействие на 46%, а потребление электроэнергии снижала на 36%.

Принцип действия первоначального механизма состоял в том, чтобы размещать данные как можно ближе к обрабатывающим их ядрам. В новом варианте решена задача, родственная размещению логических схем на кристалле чипа так, чтобы минимизировать расстояние между взаимодействующими схемами. Это задача такой сложности, что даже при умеренных размерах чипа все компьютеры мира не смогут найти ее оптимальное решение за всю историю Вселенной. Однако производители процессоров разработали ряд алгоритмов, не абсолютно оптимальных, но хорошо работающих на практике.

Отталкиваясь от них, исследователи из МТИ реализовали собственный алгоритм распределения вычислений и данных для обработки на 64-ядерном процессоре; как утверждается, он работает почти вдвое эффективнее оригинала и выдает решение за считанные миллисекунды. Система, разработанная в МТИ, занимает около 1% площади процессора, но по убеждению исследователей, это небольшая цена за обеспечиваемое ею повышение быстродействия.