Многопроцессорные серверы Primepower

Компьютеры семейства Primepower компании Fujitsu Siemens Computers выделяются как устанавливаемыми в них микропроцессорами SPARC64 V разработки Fujitsu, так и их числом. Действительно, в модели Primepower 2500 их число доходит до 128 — это рекордный показатель среди SMP-серверов. Этим системам принадлежит и ряд рекордных показателей производительности. Кроме того, Primepower отличает ряд архитектурных особенностей, направленных на обеспечение отказоустойчивости; некоторые из них также уникальны для мира Unix-систем.

Интерес к архитектуре компьютеров Primepower 2500 (PW2500) определяется целым рядом факторов. Во-первых, это серверы архитектуры SMP (symmetrical multiprocessing) с максимальным доступным на сегодняшний день числом процессоров (128); подобных систем не строит ни одна другая компания. Системы с большим количеством процессоров и общим полем памяти сегодня предпочитают создавать на основе архитектуры ccNUMA (cache coherent nonuniform memory access), что позволяет добиваться хорошей масштабируемости даже при большем числе процессоров [1]. Кроме того, в компьютерах архитектуры ccNUMA, в отличие от SMP, не применяется широковещательный протокол обеспечения когерентности кэша, который создает большой трафик на системной шине. Однако ccNUMA имеет своим минусом резкое увеличение задержки при обращении в «удаленную» память другого узла, а потому эффективность работы приложений, для которых такие обращения будут частыми, существенно уменьшается.

Напротив, SMP-архитектура предполагает «однородное» пространство оперативной памяти. Однако ограничения системной шины (или соответствующего коммутатора) приводят к тому, что на сегодняшнем рынке представлены SMP-системы, содержащие обычно до 32 процессоров; примером таких могут служить серверы IBM pSeries 690 [2]. Но даже среди современных ccNUMA-систем большинство не может поддерживать 128 процессоров. Так, серверы Sun Fire 15000 имеют до 106 процессоров [3] (кстати, их предшественник Sun UltraEnterprise 10000 допускал установку до 64 процессоров и был в свое время самым крупным SMP-сервером), а HP Superdome Integrity — до 64. Собственно, рекордные показатели по доступному числу процессоров и по пропускной способности системного коммутатора и определяют технические причины интереса к системам PW2500.

Кроме числа микропроцессоров компьютеры семейства Primepower с архитектурой eXtended Architecture (XA) отличает и их тип. Речь идет о микропроцессорах SPARC64 версии V, которые разработаны компанией Fujitsu.

Проанализируем микропроцессоры SPARC64 V и старшие модели SMP-систем на их основе — PW900/PW1500/PW2500. Структура этих серверов, естественно, имеет много общих черт, но главное внимание мы уделим моделям PW2500 вследствие их уникальных характеристик.

64-разрядные RISC-процессоры от Fujitsu

Японская компания Fujitsu разрабатывает процессоры вот уже полвека; свой первый коммерческий компьютер FACOM VP100 она создала в 1954 году. 64-разрядные микропроцессоры с архитектурой SPARC компания впервые представила в 1996 году; они появились еще до выхода первых 64-разрядных процессоров UltraSPARC от самой Sun Microsystems.

Новые микропроцессоры SPARC64 V являются суперскалярными, обеспечивают внеочередное спекулятивное выполнение команд, и при этом совместимы с архитектурой SPARC V9, созданной комитетом SPARC International Architecture Commitee (основную роль в нем как раз и играют Sun Microsystems и Fujitsu). Как мы увидим, SPARC64 V по сравнению с UltraSPARC III имеют определенные преимущества; в частности, как утверждают в Fujitsu Siemens, при одинаковой тактовой частоте они обеспечивают, в среднем, на 30-40% более высокую производительность [4].

Общая структура микропроцессора представлена на рисунке 1. Разработчики выделяют в нем четыре основных логических блока: I-устройство, E-устройство, S-устройство и SX-устройство. Начнем с S-устройства, которое обслуживает команды загрузки регистров и записи в память. Оно включает, в частности, I-кэш и D-кэш первого уровня емкостью по 128 Кбайт с длиной строки 64 байт. Оба кэша являются 2-канальными наборно-ассоциативными, причем в D-кэше первого уровня используется не традиционная «сквозная», а обратная запись, что вызвано его необычно большой емкостью.

Действительно, если не считать процессоры HP PA-RISC 8x00, обладающие большим, но одноуровневым кэшем, в микропроцессорах с традиционным многоуровневым кэшем емкость кэша первого уровня существенно меньше. Так, D-кэш первого уровня в Itanium 2 равен 16 Кбайт, в IBM Power4 — 32 Кбайт (также 2-канальный наборно-ассоциативный), в AMD Opteron — 64 Кбайт (тот же тип ассоциативности). В UltraSPARC III I-кэш и D-кэш первого уровня являются 4-канальными наборно-ассоциативными, но имеют емкости 32 Кбайт и 64 Кбайт соответственно. Емкость строки кэша в UltraSPARC III вдвое меньше, чем в SPARC64 V.

В SPARC64 V применяются раздельные буферы быстрой переадресации TLB (I-буфер и D-буфер) емкостью по 1024 строки, причем оба они являются 2-канальными наборно-ассоциативными. Кроме того, имеется еще два небольших ассоциативных буфера для страниц, на которые установлены блокировки. Кроме того, S-устройство содержит очередь записи в оперативную память.

Общий для команд и данных кэш второго уровня в SPARC64 V входит в состав другого блока, SX-устройства, и имеет емкость 2 Мбайт, являясь 4-канальным наборно-ассоциативным с той же, что и в кэше первого уровня, длиной строки. Опять-таки, если отвлечься от PA-8x00, емкость кэша второго уровня больше, чем у ряда конкурирующих микропроцессоров (1,41 Мбайт в Power4, 1 Мбайт в AMD Opteron; правда, Itanium 2/Madison и Power4 имеют еще кэш третьего уровня существенно большей емкости). В UltraSPARC III кэш второго уровня является 2-канальным наборно-ассоциативным при емкости 8 Мбайт. Однако он является внешним (не интегрированным в основную микросхему, как в SPARC64 V), что вызывает обычно более высокие величины задержек.

Кроме кэша второго уровня, SX-устройство имеет логику поддержки «внешнего интерфейса». Она предусматривает два буфера емкостью 16 и 8 строк по 64 байта каждая, служащие для передачи данных к микропроцессору и от микропроцессора соответственно, а также управляющую логику интерфейса UPA. Напомним, что UPA используется в UltraSPARC II; в UltraSPARC III применяется другой вариант интерфейса с оперативной памятью. Разработчики SPARC64 V расширили UPA с целью обеспечить расщепленную обработку транзакций при работе с памятью: одновременно может обрабатываться до 16 запросов [5]. Учитывая, что кэш-память SPARC64 V не блокируется при промахах, подобное расширение представляется естественным. За один такт данный микропроцессор может завершать до двух операций с памятью.

Устройство выполнения команд, Е-устройство, включает функциональные исполнительные устройства и файлы регистров. Состав функциональных исполнительных устройств достаточно типичен для современных микропроцессоров: два целочисленных устройства (EXA и EXB), выполняющих команды арифметического АЛУ (EXA умеет также делить и умножать, а EXB — нет); два устройства генерации адреса (адресные сумматоры EAGA и EAGB); два устройства с плавающей запятой (FLA и FLB).

Последние выполняют операции сложения/вычитания, умножения/деления, извлечения квадратного корня и специализированные для задач графики команды с плавающей запятой из VIS-расширения набора команд. Важным представляется не столько аппаратная конвейерная реализация деления (25 тактов с двойной точностью) или извлечения квадратного корня (36 тактов с двойной точностью), сколько аппаратная реализация команды FMA («умножить-и-сложить»); ее поддержка в эталонной архитектуре является необязательной.

«Исходные» команды умножения и сложения имеют время выполнения по 6 тактов, а FMA — 12 тактов. Хотя формально это равно сумме времен выполнения отдельных команд, образование единого конвейера приводит к очевидным преимуществам производительности. При использовании FMA процессор выдает четыре результата с плавающей запятой за такт, чему на тактовой частоте 1,3 ГГц отвечает пиковая производительность 5,2 GFLOPS. Для сравнения, UltraSPARC III/1,2 ГГц имеет пиковую производительность 2,4 GFLOPS, Itanium 2/1,5 ГГц — 6 GFLOPS.

Как и во всякой RISC-архитектуре, в SPARC64 V в достаточно большом количестве представлены регистры, причем из-за применения техники переименования регистров (она используется для упразднения различных взаимозависимостей между командами, что особенно важно при внеочередном суперскалярном выполнении) кроме файлов доступных программисту архитектурно-видимых регистров имеются дополнительные файлы регистров.

Так, кроме файла общих регистров (32 строки, 8 портов чтения и 2 порта записи) имеется еще такой же файл из 32 физических регистров для переименования. У файла регистров с плавающей запятой (32 строки, 6 портов чтения и 2 порта записи) также имеется аналогичный набор из 32 регистров для переименования. Кроме того, имеется еще файл регистров общего назначения, применяемый при работе с «окном» регистров общего назначения (напомним, в архитектуре SPARC в каждом контексте обеспечивается работа лишь с частью всего файла регистров общего назначения — с «окном регистров»).

Устройство управления командами, I-устройство, тесно взаимодействует с S-устройством и E-устройством. Оно управляет выборкой команд и содержит буфер выбранных команд, который вмещает до 48 инструкций; в одном такте до четырех из них могут быть отправлены дальше на выполнение. I-устройство отвечает не только за выборку и декодирование команд, но и за предсказание переходов, и включает ряд соответствующих буферов, главным из которых является 4-канальная наборно-ассоциативная структура — таблица истории переходов емкостью 16К строк.

Важнейшими компонентами I-устройства являются так называемые «станции резервации» — буферы, в которых команды сохраняются перед выдачей на выполнение. Подобные компоненты микроархитектуры присутствуют во многих современных микропроцессорах и обеспечивают внеочередное суперскалярное выполнение команд. Набор станций резервации в SPARC64 V достаточно богат:

• RSA — две станции для генерации адресов (для двух исполнительных устройств генерации адреса) емкостью по 10 строк; до двух строк за такт могут быть «освобождены», что соответствует завершению выполнения соответствующих команд;
• RSE — две станции для целочисленных операций емкостью по 8 строк;
• RSF — две станции для операций с плавающей запятой; опять-таки за такт могут быть освобождены до двух строк.

Имеется также аналогичное устройство для команд переходов (RSBR). Для целей внеочередной обработки команд, помимо станций резервации, применяется также стек завершения команд емкостью 64 строки (по одной команде на строку), в котором сохраняется информация о выданных на выполнение, но незавершенных командах.

Если обратиться теперь к вопросу о суперскалярном выполнении команд SPARC64 V, то на фронтальных стадиях конвейера этот микропроцессор в состоянии выбирать до 8 команд за такт (вдвое больше, чем UltraSPARC III) и декодировать до 4 команд за такт. Из станций резервации он может запускать на выполнение одновременно до 6 команд и завершать выполнение одновременно до 4 команд; таким образом, максимальное теоретически поддерживаемое количество команд, выполняемых им за такт (IPC), равно 4.

Интересно сравнить этот показатель с другими микропроцессорами, ведь значение IPC — одна из важнейших для производительности характеристик. UltraSPARC III, как и SPARC64 V, может выдавать на выполнение до 6 команд за такт, а поддерживаемый предел IPC равен 4. Нынешний лидер RISC-мира по производительности, Power4, в состоянии выдавать на выполнение до 8 команд за такт, а теоретически, поддерживаемое значение IPC равно 5. Itanium 2/Madison может выполнять 6 команд за такт. Pentium 4 может запускать 6 микроопераций за такт, а завершать — 3.

Еще одной важной характеристикой, влияющей на производительность, является длина конвейера. В SPARC64 V она равна 14 стадиям, как и в UltraSPARC III. Это, скорее, «среднее» значение: в Itanium 2/Madison конвейер имеет длину 8 стадий, в Power4 — 15 стадий (кстати, и тактовая частота в этом микропроцессоре чуть выше — 1,7 ГГц против 1,3-1,35 ГГц в SPARC64 V). Самые высокочастотные процессоры Pentium 4, превысившие уровень 3 ГГц, имеют 20 стадий, а Prescott — вообще 31 стадию.

Пропускная способность системной шины в SPARC64 V равна 4,3 Гбайт/с, что больше, чем у UltraSPARC III [5], но уступает и Power4 (около 6 Гбайт/с), и современным высокопроизводительным х86-совместимым микропроцессорам. Однако не надо забывать, что сама по себе высокая пропускная способность шины — не самоцель; достаточно, если пропускная способность сбалансирована с производительностью микроядра. В конечном итоге важна достигаемая производительность, о которой речь пойдет ниже.

Упомянем некоторые технологические характеристики SPARC64 V. Он изготавливается по современной 8-слойной технологии с типоразмером 0,13 мкм и содержит 191 млн транзисторов при солидной площади 290 кв. мм (основную ее часть занимает, естественно, кэш-память). Преимуществом SPARC64 V является низкий уровень тепловыделения, всего 50 Вт при частоте 1,3 ГГц, что меньше, чем у UltraSPARC III; у Power4 тепловыделение также велико — порядка 70 Вт (а про современные высокопроизводительные х86-совместимые микропроцессоры и говорить нечего, там тепловыделение больше чуть ли не вдвое).

Расширенная архитектура

Ключевыми особенностями архитектуры серверов на базе SPARC64 V, которую в Fujitsu Siemens и называют eXtended Architecture, являются средства обеспечения повышенной надежности, динамическая реконфигурация и система расширенных разделов (eXtended PARtitions, xPAR), а также возможности горячей замены устройств [5]. Линейка серверов данной архитектуры включает ряд моделей, в том числе три модели масштаба предприятия — PW900 (4-16 процессоров), PW1500 (4-32 процессоров) и PW2500 (8-128 процессоров). Все они обладают похожей структурой, основанной на применении системных плат SB (рис. 2), которые могут иметь до 8 процессоров. Столь высокая плотность упаковки встречается довольно редко — обычно на подобных платах имеется не более 4 процессоров.

Рис. 2. Общая структура системной платы SB

Все перечисленные модели имеют SMP-архитектуру с двухуровневой системой коммутаторов, причем коммутаторы первого уровня расположены на системных платах, а коммутатор второго уровня является распределенным. Частично он реализован на задних платах, а частично, в старших моделях, — на отдельных специальных платах, соединяющих задние платы, расположенные в двух «базовых» стойках PW2500 (конфигурация такого рода, содержащая свыше 64 процессоров, изображена на рис. 3).

Рис. 3. Коммутатор Primepower 2500

Для PW2500 базовая стойка содержит в себе заднюю плату, в слоты которой вставляется до 8 плат SB. Таких стоек может быть две, их соединяет коммутатор второго уровня. Каждая из пар SPARC64 V в PW2500 разделяет собственный порт коммутатора первого уровня на SB. Процессорные порты коммутатора первого уровня работают на частоте 520 МГц (540 МГц — для PW900/1500) и имеют ширину 16 байт, т.е. пропускная способность свыше 8 Гбайт/с.

Каждая четверка процессоров (см. рис. 2) имеет локальную 4-канальную оперативную память, подсоединенную к соответствующей части коммутатора первого уровня. Вторая половина коммутатора данных (D-коммутатор) на SB, к которой подсоединена своя четверка процессоров и «своя» оперативная память, соединена с первой половиной D-коммутатора шиной с минимальной задержкой (1,8 нс). Поскольку оперативная память является общей для всех 8 процессоров, это позволяет говорить об SMP-архитектуре с 8-канальной памятью: во-первых, задержка доступа по обращению в память практически одинакова по всей плате SB, и, во-вторых, при обращении в чужую память на другой SB величина задержки возрастает умеренно, примерно с 200 нс до 270 нс. Для сравнения, в Sun Fire 15000 на базе UltraSPARC III задержка возрастает от 180-210 нс до 330-440 нс; поэтому в Sun говорят о ccNUMA-архитектуре.

«Общение» между различными платами SB осуществляется через расположенный на задней плате коммутатор второго уровня; каждая системная плата имеет доступ сразу к двум его портам. D-коммутаторам соответствуют аналогичные адресные коммутаторы (на рис. 2 они не представлены, чтобы его не перегружать). Адресные коммутаторы применяются для передачи управляющей информации и адресов. В конфигурациях с двумя базовыми стойками — и соответственно с двумя задними платами — используются шесть дополнительных плат коммутатора второго уровня; четыре из них используются для адресов, и две — для данных (фактически, это два продублированных для надежности набора плат).

Общая производительность работы коммутатора в больших SMP-системах часто лимитируется адресными компонентами и, прежде всего, трафиком, создаваемым для поддержания когерентности. Так это и для PW2500, однако, суммарная пропускная способность этого коммутатора 133 Гбайт/с, что больше, чем у других систем этого класса (таблица 1).

В оперативной памяти используются модули DDR266, работающие на частоте 260 МГц, чтобы обеспечить единый «общий множитель» — 130 МГц. Это отвечает балансу пропускной способности: на четыре канала памяти приходится общая пропускная способность, превышающая 8 Гбайт/с, что примерно равняется пропускной способности процессорного порта коммутатора соответствующей четверки процессоров. PW2500 имеет своим преимуществом то, что порт коммутатора первого уровня разделяют не четверки, а пары процессоров.

Однако, учитывая, что каждый процессор SPARC64 V может выбрать из памяти порядка 4 Гбайт/с, такое разделение портов коммутатора способно вызывать конфликты по доступу в оперативную память. Подобная ситуация характерна для многих современных многопроцессорных серверов; наиболее ярким положительным исключением последнего времени является архитектура многопроцессорных серверов на базе AMD Opteron [6].

В PW2500 на SB имеется 32 слота для модулей DIMM, что при емкости последних в 1 Гбайт дает до 32 Гбайт на системную плату, или до 512 Гбайт на весь сервер.

Подсистема ввода/вывода соединена с коммутатором первого уровня через два или четыре порта шириной 4 байта, работающих на частоте 250 МГц. Для PW900/PW1500 на SB имеются интегрированные средства ввода/вывода, включающие 8 слотов шин PCI-64 и PCI-32, расположенных на 6 шинах PCI, работающих на частотах 66 МГц и 33 МГц, и базовые средства ввода/вывода. Общая пропускная способность этой части подсистемы ввода/вывода равна 1 Гбайт/с или 2 Гбайт/с при использовании одного или двух портов. Еще один или два таких же порта могут быть использованы для подсоединения «внешних» средств ввода/вывода — ящика PCI-дисков.

В PW2500 на SB допустимо лишь подсоединение внешних средств ввода/вывода, однако два дисковых SCSI-канала с пропускной способностью по 40 Мбайт/с, Fast Ethernet и последовательный порт для консоли являются интегрированными. Ящик PCI-дисков содержит 10 слотов PCI на 6 шинах PCI, а также 4 SCSI-диска на двух шинах с пропускной способностью по 40 Мбайт/с.

Определенным недостатком, характерным для многих мощных многопроцессорных серверов, является отсутствие поддержки шин PCI-X, применение которых целесообразно, например, при использовании двухканальных адаптеров UltraSCSI 320. Так, поддержка PCI-X в IBM pSeries690 появилась лишь недавно; Fujitsu Siemens также планирует обеспечить поддержку PCI-X.

К одной плате SB может подсоединяться до двух таких ящиков, что в максимальной конфигурации с 16 платами SB дает рекордный показатель — 320 слотов PCI на сервер. Все средства ввода/вывода в PW2500 располагаются в отдельных стойках; их может быть одна или две.

Вопросы надежности

Как отдельные компоненты, так и компьютеры Primepower в целом имеют характерные особенности, направленные на поддержание свойств RAS (общеупотребительная аббревиатура, означающая надежность, доступность и возможности сервисного обслуживания — Reliability, Availability, Serviceability).

Начать стоит собственно со SPARC64 V. Обычно в микропроцессорах надежность обеспечивается за счет контроля по четности и применения кодов ЕСС. Все это имеется и в SPARC64 V (таблица 2). Так, контроль четности в SPARC64 V осуществляется, в частности, в I-кэше первого уровня, в регистрах и функциональных исполнительных устройствах; кодами ЕСС снабжен D-кэш первого уровня; некоторые компоненты кэш-памяти вообще продублированы; и т.д.

При сбое в ряде блоков микропроцессора возможен автоматический вывод его из конфигурации сервера без перезагрузки. В случае если ошибка может быть автоматически исправлена, например, кодами ECC, но частота появления этих «мягких» ошибок превышает некоторый порог, также происходит вывод процессора из конфигурации.

Но, пожалуй, самое интересное — автоматический повтор команд при сбоях регистров и АЛУ. Вот уж действительно, «новое — хорошо забытое старое». Повтор команд аппаратурой без вмешательства операционной системы, который выглядит уникальной особенностью SPARC64 V, известен уже десятки лет — но в мире мэйнфреймов (читатели старшего поколения имели хорошую возможность познакомиться с подобными явлениями на примере ЕС ЭВМ). Опять-таки, если число таких повторений в SPARC64 V превысит некий порог, будет сгенерировано событие error trap, и запустится процедура обработки ошибки.

В SPARC64 V имеется специальная логика для протоколирования ошибок, не требующая вмешательства операционной системы. Даже если ошибка столь фатальна, что нельзя получить программный дамп, информация об ошибке будет сохранена в аппаратуре, для чего имеется, в частности, специальный регистр информации об ошибке. В состав серверов Primepower входят аппаратные средства SCF (System Control Facility), которые могут, в частности, «извлекать» информацию об ошибке [4, 5].

Почему вдруг разработчики обратились к этим средствам? Ответом являются приводимые Fujitsu Siemens данные о росте частоты мягких сбоев по мере совершенствования КМОП-технологии: на порядок — при переходе от 0,25 мкм к 0,18 мкм, в несколько раз — при переходе к 0,13 мкм, и еще примерно на порядок — при переходе к 0,09 мкм. Причинами мягких ошибок являются электромагнитное излучение, радиация от солнечных лучей, шумы и т.д. (Эти жуткие данные совсем могли бы лишить сна системных администраторов, но речь идет все-таки о росте относительной вероятности сбоя).

Если обратиться к характеристикам RAS на уровне всего сервера, то для PW2500 характерно, в частности, традиционное дублирование компонентов. Однако, в Fujitsu Siemens говорят о полном дублировании — коммутаторов, часов, блоков питания, вентиляторов, диагностической подсистемы SCF и т.д., что позволяет избегать единой точки сбоя. Продублированность задних плат имеет место в конфигурациях, в которых применяется две базовые стойки (т.е. обычно при числе процессоров свыше 64). Коммутатор второго уровня в части, расположенной вне задних плат, содержит продублированные платы, как адресные, так и платы данных.

Также в PW2500 активно применяются коды ЕСС, они поддерживаются не только в оперативной памяти (что характерно для любых серьезных серверов; кстати, в памяти PW2500 поддерживается и современная технология chipkill), но и в коммутаторах первого и второго уровней. При отказах аппаратуры возможно продолжение работы сервера с автоматическим отключением сбойных компонентов и, возможно, деградацией производительности (например, при отключении процессора или плат коммутатора второго уровня).

Наконец, для PW2500 имеются возможности горячей замены или динамического подключения всех компонентов (кроме разве что задних плат), что по отношению к процессорным компонентам и PCI-платам является весьма редкой особенностью. Необходимо также отметить, что поддержание функций RAS в полном объеме было бы немыслимо без операционной системы Sun Solaris, в которую разработчики внесли существенные усовершенствования.

Оценки производительности

Оценки производительности, как и данные о надежности — одни из главных характеристик при выборе сервера. Если абстрагироваться от конкретных приложений, то в общем случае лучшими из изобретенных к сегодняшнему дню тестов производительности микропроцессоров остаются тесты SPECcpu2000 (соответствующие данные представлены в таблице 3).

Таблица 3. Данные тестов SPECcpu2000

Данные SPECcpu2000, наряду с результатами других тестов показывают, что SPARC64 V опережают большинство своих 64-разрядных RISC-конкурентов — Sun UltraSPARC III, SGI R1x000 и HP PA-8x00 — за исключением IBM Power4.

Процессоры Itanium 2/1,5 ГГц и Power4/1,7 ГГц, как и вычислительные системы на их основе, при равном числе процессоров, как правило, опережают SPARC64 V/Primepower по производительности (таблицы 3 и 4). Однако серверы PW2500 имеют более высокую масштабируемость, чем у большинства конкурентов. Кроме того, благодаря SMP-архитектуре они предлагают общее поле оперативной памяти, что освобождает от забот об оптимизации размещения данных в ней при распараллеливании.

Таблица 4. Тесты производительности Java-приложений

В борьбе за производительность Fujitsu Siemens сражается, в первую очередь, за результаты на тестах, более близких к конечным приложениям пользователя, и непосредственно на типовых приложениях.

В этом направлении компания достигла серьезных успехов. На ряде тестов приложений SAP (в частности, SAP SD и SAP APO) 128-процессорные серверы PW2500 имеют лучшие результаты.

На тестах TPC-C cерверы Fujitsu Siemens не раз оказывались на первом месте; в настоящее время результаты PW2500 входят в десятку лучших, где представлены еще только три производителя — HP, IBM и NEC. По данным тестов TPC-H с объемом данных 1 Тбайт 128-процессорный PW2500 находится на первом месте — 34492 QphH, опережая HP Superdome (25805 QphH); для объема данных 3 Тбайт первое место имеет HP Integrity Superdome (45247 QphH), а PW2500 находится на втором месте (34345 QphH), обгоняя Sun Fire 15000 (28948 QphH).

Эти высокие результаты, очевидно, являются следствием не только характеристик соответствующих аппаратных средств, но и качества программного обеспечения — от операционной системы до приложения. Однако пользователю в определенной степени неважно, почему именно его приложение работает быстро — из-за аппаратуры или из-за программного обеспечения. Так или иначе, системы Primepower представляют интерес, в первую очередь, для высокопроизводительных приложений уровня предприятия, требующих высокой надежности.

Литература

Сверхновые звезды мира RISC

Когда статья была готова к публикации, прошла целая серия анонсов новых микропроцессоров RISC-архитектуры. Это Sun UltraSparc IV (двухъядерные процессоры с ядрами, близкими к UltraSPARC III, и частотами 1,05/1,2 ГГц), HP PA-8800 (два ядра на процессор с частотами 0,9/1 ГГц, также близкие к микроархитектуре своих предшественников), а также IBM Power4+ с частотой 1,9 ГГц.

Тактовые частоты новых процессоров и соответственно производительность возросли немного, поэтому основные выводы относительно особенностей архитектуры высокопроизводительных серверов Fujitsu Siemens остаются в силе. Результаты последних тестов подтверждают, что характеристики коммуникаций процессоров и памяти не менее важны; 128-процессорные SMP-серверы Primepower по-прежнему остаются уникальными по параметрам своих системных шин и коммутаторов.