Network World, США

Создан процессор, выполняющий триллионы операций в секунду

Группа ученых Техасского университета представила прототип компьютерного процессора общего назначения, который способен выполнять триллионы операций в секунду.

Новый процессор, получивший название TRIPS (Tera-op, Reliable, Intelligently adaptive Processing System), можно использовать для ускорения вычислений промышленного, бытового и научного характера. TRIPS включает в себя два процессорных ядра, каждое из которых способно выполнять за цикл 16 операций, одновременно обрабатывая до 1024 инструкций (известные на сегодняшний день высокопроизводительные процессоры рассчитаны на выполнение только четырех операций в течение одного цикла).

Хотя у прототипа процессора два ядра, в будущем его разработчики намерены наращивать их число. Согласно информации, размещенной на сайте группы, прототип TRIPS представляет собой заказную микросхему (ASIC), выполненную по технологии 130 нм и содержащую 170 млн. транзисторов. Физический дизайн ASIC был выполнен совместно с компанией IBM Electronics, где ее и изготовили. В качестве главного спонсора группы выступало DARPA, агентство оборонных исследований Министерства обороны США. В реализацию проекта внесли свой вклад компании Intel и Sun Microsystems, а также Национальный научный фонд США.

В TRIPS нашел воплощение новый класс процессорной архитектуры, получивший название EDGE (Explicit Data Graph Execution — «явное исполнение графа данных»). В отличие от обычных архитектур, предполагающих обработку в каждый конкретный момент времени только одной инструкции, архитектура EDGE делает возможной одновременную обработку больших блоков данных, повышая эффективность вычислений.

При использовании существующих многоядерных технологий скорость увеличивается за счет добавления к уже имеющимся дополнительных процессоров, обладающих той же самой скоростью вычислений. Таким образом, задача увеличения производительности в конечном счете в значительной мере возлагается на разработчиков программ, которым приходится переписывать свой код с учетом потенциальной загрузки большого числа процессоров.

На протяжении последних семи лет Стивен Кеклер, Даг Бергер и Кэтрин Маккинли занимались совершенствованием технологии, которая в конце концов нашла свое отражение в прототипе TRIPS. Исследователи проектировали как аппаратную часть прототипа, так и методы разработки программного обеспечения, под управлением которого он работает.

«Технология EDGE предлагает альтернативный подход, который становится интересен, когда увеличение числа ядер уже не влечет за собой желаемого роста производительности», — заявил Кеклер. 

Новый класс архитектуры

Среди специфических особенностей TRIPS можно выделить следующие:

  • архитектура и набор инструкций EDGE;
  • масштабируемое распределенное процессорное ядро, состоящее из повторяющихся неоднородных компонентов;
  • неоднородная архитектура и реализация кэш-памяти;
  • рганизация сети на чипе для пересылки операндов и данных;
  • настраиваемая система памяти на чипе с возможностью перемещения хранимой информации между кэш-буфером и основной физической памятью;
  • составные процессоры, в основе которых лежит объединение однородных процессорных элементов;
  • реализация компилятора на базе алгоритмов, формирующих элементарные исполняемые блоки кода;
  • использование алгоритмов диспетчеризации сложных инструкций.